# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-070419

(43)Date of publication of application: 10.03.1998

(51)Int.CI.

H03F 1/22

(21)Application number: 08-228004

(71)Applicant : NEC CORP

(22) Date of filing:

29.08.1996

(72)Inventor: HOSHINO KOICHI


## (54) AMPLIFIER CIRCUIT

## (57)Abstract:

PROBLEM TO BE SOLVED: To enable stable operation with ow power consumption while utilizing the effects of negative feedback and base compensating resistance of a current mirror by loading the negative feedback from a casecade connected amplifier circuit to the bias circuit of a current mirror circuit for supplying a bias current to the cascode connected amplifier circuit.

SOLUTION: This circuit has a transistor Q1 the emitter of which is grounded, transistor Q2 the emitter of which is connected to the collector of this transistor Q1 and the collector of which is connected through a load Z1 and bias resistance circuit networks R1 and R2 to a power source, and transistor Q3 which consists of the current mirror circuit together with the transistor Q1 and receives the supply of the pias current through bias resistance circuit networks R3-R5.

Then, the power source side terminals of the bias resistance circuit networks R3-R5 are connected to the nodes with the load and the bias resistance circuit networks R1 and R2 so that the negative feedback can be loaded from a cascode connected amplifier circuit part A to a current mirror type bias circuit part B.



## **LEGAL STATUS**

Date of request for examination

29.08.1996

Date of sending the examiner's decision of rejection

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

Date of final disposal for application

Patent number]

2853763

Date of registration

20.11.1998

### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公閱番号

## 特開平10-70419

(43)公開日 平成10年(1998) 3月10日

(51) Int.CL<sup>6</sup> H 0 3 F 1/22 酸別記号 庁内整理番号

FI H03F 1/22 技術表示箇所

審査請求 有 請求項の数5 OL (全 4 頁)

(21)出願番号

(22)出廣日

特顯平8-228004

平成8年(1996)8月29日

(71)出頭人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 星野 耕一

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 尾身 祐助

## (54)【発明の名称】 増幅回路

## (57)【要約】

【目的】 プロセスのばらつきにより h , z がばらつくと とがあっても消費電流を増加させることなく安定に動作 させることができるようにする。

【構成】 Q1のコレクタとQ2のエミッタが接続され、Q1のエミッタは接地され、Q2のコレクタは負荷 Z1、帰還抵抗R2を介してQ2のベースに接続されている。Q2のベースは抵抗R1を介し電源Vcck接続されるとともにコンデンサCを介して接地される。Q1とカレントミラー回路を構成するQ3のエミッタは接地されベースは抵抗R5を介しQ1のベースに接続される。Q3のコレクタは、抵抗R3を介して帰還抵抗R2と負荷Z1との接続点に接続されるとともに抵抗R4を介してトランジスタQ1のベースに接続されている。



#### 【特許請求の範囲】

【請求項1】 エミッタが接地された第1のトランジス タと、前記第1のトランジスタのコレクタにエミッタが 接続され、コレクタが負荷および第1のパイアス抵抗回 路網を介して電源に接続された第2のトランジスタと、 前記第1のトランジスタとカレントミラー回路を構成 し、第2のバイアス抵抗回路網を介してバイアス電流の 供給を受ける第3のトランジスタと、を有する増幅回路 であって、前記第2のバイアス抵抗回路網の電源側の端 子は前記負荷と前記第1のパイアス抵抗回路網との接続 10 点に接続されていることを特徴とする増幅回路。

【請求項2】 前記第1のバイアス抵抗回路網は、第2 のトランジスタのベースと電源との間に接続された第1 の抵抗と、前記第2のトランジスタのベースと前記負荷 との間に接続された第2の抵抗と、によって構成されて いることを特徴とする請求項1記載の増幅回路。

【請求項3】 前記第2のバイアス抵抗回路網は、第2 の抵抗と負荷との接続点と前記第3のトランジスタのコ レクタとの間に接続された第3の抵抗と、前記第3のト ランジスタのコレクタと前記第1のトランジスタのペー 20 スとの間に接続された第4の抵抗と、前記第3のトラン ジスタのベースと前記第1のトランジスタのベースとの 間に接続された第5の抵抗と、により構成されていると とを特徴とする請求項2記載の増幅回路。

【請求項4】 前記第1のトランジスタのサイズS1と 前記第3のトランジスタのサイズS2との比S1/S2 は1より十分大きいことを特徴とする請求項1記載の増

【請求項5】 前記第2のトランジスタのベースは、コ ンデンサを介して接地されていることを特徴とする請求 30 項1記載の増幅回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は増幅回路に関し、特 にカスコード接続されたバイポーラトランジスタを含む 増幅回路に関するものである。

#### [0002]

【従来の技術】髙周波で広帯域での増幅を必要とする用 途、例えば移動通信における移動体のRF受信回路など にはカスコード接続されたトランジスタを用いた増幅回 40 路がよく用いられる。図2は、代表的なカスコード接続 増幅回路の回路図であって、負帰還型と呼ばれるもので ある(以下、この回路を第1の従来例という)。図2に 示されるように、ベースが入力端子 1 に接続され、エミ ッタが接地されたトランジスタQ1のコレクタには、ト ランジスタQ2のエミッタが接続されている。トランジ スタQ2のコレクタは、出力端子2に接続されるととも に負荷Z1、抵抗R12およびR11を介して電源Vc cに接続されている。トランジスタQ2のベースは、抵 抗R11と抵抗R12との接続点に接続されるとともに 50 Q1からなるカレントミラー回路の動作安定化を図って

コンデンサCを介して接地されている。また、トランジ スタQ1のベースは帰還抵抗R13を介して負荷Z1と 抵抗R12との接続点に接続されている。この回路で は、抵抗R13を介してQ1のベースに負帰還がかか り、回路動作の安定化が図られている。

【0003】図3は、カレントミラー型と呼ばれる従来 のカスコード接続増幅器の回路図であって(以下、との 回路を第2の従来例という)、この従来例ではカレント ミラー回路を用いてバイアス電流の安定化を図ってい る。第3図に示されるように、ベースが入力端子1に接 続され、エミッタが接地されたトランジスタQ1のコレ クタには、トランジスタQ2のエミッタが接続されてい る。トランジスタQ2のコレクタは、出力端子2に接続 されるとともに負荷Z1を介して電源Vccに接続され ている。トランジスタQ2のベースは、抵抗R21を介 して電源Vccに接続されるとともにコンデンサCを介 して接地されている。

【0004】トランジスタQ1とカレントミラー回路を 構成するトランジスタQ3のエミッタは接地され、コレ クタは抵抗R22を介して電源Vccに接続されてい る。トランジスタQ3のコレクターベース間は抵抗R2 3とR24を介して接続され、抵抗R23と抵抗R24 との接続点はトランジスタQ1のベースに接続されてい る。との回路では、バイアス抵抗R22~R24により カレントミラー回路を流れる電流、すなわちトランジス タQ1のコレクタ電流 I cを安定化させている。そし て、カレントミラー回路を用いて増幅回路のバイアス電 流を供給するようにし図2のような帰還を用いないよう にしたことにより、図2の回路より低電圧での駆動が可 能になっている。

[0005]

【発明が解決しようとする課題】移動通信の移動体など において用いられる回路では、駆動電圧が1V程度とほ ぼ限界に近い程度にまで低電圧化、低電流化することが 要求されるようになってきているが、上述した従来例で は、低電圧駆動化、低消費電力化を実施した場合には、 安定した動作ができなくなるという欠点があった。例え ば製造プロセスのバラツキなどによりトランジスタのh ,,にバラツキが生じると低電圧化、低電流化により回路 を流れるコレクタ電流 I c のバラツキが大きくなる。図 2に示した第1の従来例回路では、回路動作をより安定 化させるにはQ1のベースへの帰還量を増大させるため に、コレクタ電流 I c を増大させたり、抵抗R 1 1、抵 抗R12の抵抗値を大きくすることが必要となるが、抵 抗R11、R12を高抵抗化した場合には電源電圧を高 くしなければならず、いずれにしても低電流化、低電圧 化の要求に反することになる。

【0006】図3に示した第2の従来例の回路では、バ イアス抵抗R22~R24を用いてトランジスタQ3、

いるが、例えばhょの変動に対し回路を安定に動作させ るには、トランジスタQ3には一定以上の電流を流す必 要がある。しかし、回路の増幅動作に直接寄与するトラ ンジスタではないトランジスタQ3の電流を増加させる ことは消費電流の増大を招くことになり望ましくない。 【0007】よって、本発明の解決すべき課題は、トラ ンジスタのカーなどのプロセス変動に対して安定度の高 い、低電圧動作、低消費電流の増幅回路を提供できるよ うにするととである。

#### [8000]

【課題を解決するための手段】上述した本発明の課題 は、カスコード接続の増幅回路のバイアス電流をカレン トミラー回路により供給するように構成し、このカレン トミラー回路にカスコード接続増幅回路より帰還をかけ ることにより、解決することができる。

#### [0009]

【発明の実施の形態】本発明による増幅回路は、エミッ タが接地された第1のトランジスタ(Q1)と、前記第 1のトランジスタのコレクタにエミッタが接続され、コ (R1、R2)を介して電源に接続された第2のトラン ジスタ (Q2) と、前記第1のトランジスタとカレント ミラー回路を構成し、第2のバイアス抵抗回路網(R 3、R4、R5)を介してバイアス電流の供給を受ける 第3のトランジスタ(Q3)と、を有するものであっ て、前記第2のバイアス抵抗回路網の電源側の端子は前 記負荷と前記第1のバイアス抵抗回路網との接続点に接 続されていることを特徴としている。

[0010]

 $V_{\bullet} = V_{cc} - (R1 + R2) I_{c} - R3 \cdot I_{c} / N$  $\cdot \cdot \cdot (1)$ = V c c - (R 1 + R 2 + R 3 / N) I c

よって、回路電流(コレクタ電流)が増加すればV。は 小さくなり、回路電流を下げる作用が働く。逆に、回路 電流が低下すればV。が大きくなり、回路電流を上昇さ せる作用が働く。

【0013】次に、カレントミラー部の作用について説 明する。いま、製造プロセスのバラツキによりhitが小 さく形成されたものとすると、トランジスタQ3のコレ クタ電流が低下しベース電流が増大する。Q3のベース 電流が増大すると抵抗R5による電圧降下によりトラン 40 ジスタQ1のベース電位V。が上昇してIcを増加させ h,,の低下を補償する。h,,が大きく形成された場合に は、逆にQ1のベース電位V。が低下してIcを減少さ せる。との回路では、Q3のバイアス回路(R3~R 5)を負荷Z1とR2との接続点に接続したことにより 帰還がかかり、Q3に大電流を流さなくても安定した動 作が可能になる。

[0014]

\*【実施例】次に、本発明の実施例について図面を参照し ・て詳細に説明する。図1は、本発明による増幅回路の一 実施例を示す回路図である。図1に示す増幅回路は、カ スコード接続増幅回路部Aとカレントミラーバイアス回 路部Bにより構成されている。カスコード接続増幅回路 部Aでは、ベースが入力端子1に接続されたトランジス タQ1のコレクタにコレクタが出力端子2に接続された トランジスタQ2のエミッタが接続されている。トラン ジスタQ1のエミッタは接地され、トランジスタQ2の 10 コレクタは負荷 Z I、帰還抵抗R 2を介してQ 2のベー スに接続されている。また、Q2のベースは抵抗R1を 介し電源Vcck接続されるとともにコンデンサCを介 して接地されている。

【OOll】カレントミラー型バイアス回路部Bは、ト ランジスタQ3と抵抗R3、R4、R5から成り、Q3 のエミッタは接地されベースは抵抗R5を介しカスコー ド接続増幅回路部AのQ1のベースに接続されている。 トランジスタQ3のコレクタは、抵抗R3を介して帰還 抵抗R2と負荷Z1との接続点に接続されるとともに抵 レクタが負荷(Z1) および第1のバイアス抵抗回路網 20 抗R4を介してトランジスタQ1のベースに接続されて

> 【0012】次に、本発明の実施例の動作について説明 する。まずDC帰還について説明する。図1の増幅回路 の回路電流は、Q1のベース電位で決まる。Q1のベー ス電位をV。、Q1のコレクタ電流をIc、トランジス タのサイズをQ1:Q3=N:1とすると、ベース電流 がコレクタ電流に比較して無視でき、N≥1であるもの とすると、近似的に(1)式で表される。

> 【発明の効果】以上説明したように、本発明による増幅 回路は、カスコード接続増幅回路にバイアス電流を供給 するカレントミラー回路のバイアス回路にカスコード接 続増幅回路から負帰還がかかるようにしたものであるの で、負帰還とカレントミラーのベース補償抵抗の2つの 効果を合わせ利用することができ、低駆動電圧、低消費 電流で安定した動作を行う増幅回路を実現できる。

【図面の簡単な説明】

- 【図1】本発明の一実施例を示す回路図。
  - 【図2】負帰還型と呼ばれる従来例の回路図。
  - 【図3】カレントミラー型と呼ばれる従来例の回路図。 【符号の説明】
  - 1 入力端子
  - 2 出力端子
  - A カスコード接続増幅回路部
  - B カレントミラー型バイアス回路部

